當(dāng)前位置：首頁 / 專題頁 / 芯片測(cè)試如何做？
半導(dǎo)體芯片，是信息化時(shí)代的基石，也是當(dāng)今尖端制造的制高點(diǎn)。芯片制造，已經(jīng)進(jìn)入10納米到7納米器件的量產(chǎn)時(shí)代，是中國輸不起的領(lǐng)域。芯片生產(chǎn)需經(jīng)過幾百步的工藝，任何一步的錯(cuò)誤都可能導(dǎo)致器件失效。因此，芯片檢測(cè)環(huán)節(jié)至關(guān)重要，采用好的芯片測(cè)試設(shè)備和方法是提高芯片制造水平的關(guān)鍵之一。同時(shí)集成電路設(shè)計(jì)是否合理、產(chǎn)品是否可靠，都需要通過集成電路的功能及參數(shù)測(cè)試才能驗(yàn)證。
本期儀商網(wǎng)推出“芯片測(cè)試如何做”專題，專題涵蓋芯片測(cè)試產(chǎn)業(yè)發(fā)展現(xiàn)狀、芯片測(cè)試技術(shù)解析、芯片測(cè)試全流程詳解、芯片測(cè)試實(shí)際操作等方面的內(nèi)容，旨在幫助廠商讀者全方位深入了解芯片測(cè)試，探索起所在領(lǐng)域蘊(yùn)含的新思路，共謀行業(yè)商機(jī)。更多 >>
來源：儀商網(wǎng) 作者：編輯部 思楊 發(fā)布時(shí)間：2019-2-18
1
從IDM到垂直分工，IC產(chǎn)業(yè)專業(yè)化分工催生獨(dú)立測(cè)試廠商出現(xiàn)。集成電路產(chǎn)業(yè)從上世紀(jì)60年代開始逐漸興起，早期企業(yè)都是IDM運(yùn)營模式（垂直整合），這種模式涵蓋設(shè)計(jì)、制造、封測(cè)等整個(gè)芯片生產(chǎn)流程，這類企業(yè)一般具有規(guī)模龐大、技術(shù)全面、積累深厚的特點(diǎn)，如Intel、三星等。隨著技術(shù)升級(jí)的成本越來越高以及對(duì)IC產(chǎn)業(yè)生產(chǎn)效率的要求提升，促使整個(gè)產(chǎn)業(yè)逐漸向垂直分工模式發(fā)展。 更多 >>
在開始芯片測(cè)試流程之前應(yīng)先充分了解芯片的工作原理。要熟悉它的內(nèi)部電路，主要參數(shù)指標(biāo)，各個(gè)引出線的作用及其正常電壓。第一部工作做的好，后面的檢查就會(huì)順利很多。芯片很敏感，所以測(cè)試的時(shí)候要注意不要引起引腳之間的短路，任何一瞬間的短路都能被捕捉到，從而造成芯片燒壞。 更多 >>
2
3
半導(dǎo)體廠商如何做芯片的出廠測(cè)試呢，這對(duì)芯片來說，是流片后或者上市前的必須環(huán)節(jié)。當(dāng)芯片被晶圓廠制作出來后，就會(huì)進(jìn)入WaferTest的階段。這個(gè)階段的測(cè)試可能在晶圓廠內(nèi)進(jìn)行，也可能送往附近的測(cè)試廠商代理執(zhí)行。生產(chǎn)工程師會(huì)使用自動(dòng)測(cè)試儀器(ATE)運(yùn)行芯片設(shè)計(jì)方給出的程序，粗暴的把芯片分成好的/壞的這兩部分，壞的會(huì)直接被舍棄。更多 >>
半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測(cè)試，芯片封裝和封裝后測(cè)試組成，集成電路芯片測(cè)試主要集中在WAT，CP和FT三個(gè)環(huán)節(jié)。WAT是在晶圓制造過程中進(jìn)行的測(cè)試；CP測(cè)試是制造完成后，封測(cè)之前進(jìn)行的電學(xué)測(cè)試，把壞的Die標(biāo)記出來，減少封裝的成本；FT是Die切割，打磨，封裝后進(jìn)行器件功能性的測(cè)試，可以評(píng)價(jià)封測(cè)廠的封裝水平，只有所有的測(cè)試都通過后，才可以應(yīng)用到產(chǎn)品上。
4
專題回顧
更多 >>
