簡(jiǎn)介
40多年來，數(shù)字功能測(cè)試一直是測(cè)試領(lǐng)域的一部分。最早的測(cè)試系統(tǒng)采用簡(jiǎn)單的靜態(tài)數(shù)字測(cè)試功能。 然而，隨著這些數(shù)字設(shè)備，模塊和系統(tǒng)的性能、復(fù)雜性的發(fā)展，數(shù)字測(cè)試儀器也在不斷發(fā)展。特別是，器件切換速率相關(guān)技術(shù)的持續(xù)進(jìn)步已經(jīng)對(duì)測(cè)試儀器和系統(tǒng)提供了相對(duì)更高的性能要求，而今天的高端半導(dǎo)體測(cè)試系統(tǒng)提供了具有高功耗的數(shù)GHz測(cè)試功能。
在軍事-航空航天應(yīng)用，數(shù)字功能測(cè)試要求不斷的提出一系列獨(dú)特的要求和挑戰(zhàn)。與高端設(shè)備測(cè)試相關(guān)的測(cè)試要求不同，M-A應(yīng)用主要側(cè)重于支持模塊和系統(tǒng)級(jí)測(cè)試。因此，不需要“先進(jìn)”數(shù)字測(cè)試性能；但對(duì)于測(cè)試靈活性和功能的需求較大的情況，高速數(shù)字模塊則尤其重要。測(cè)試系統(tǒng)和相關(guān)的數(shù)字子系統(tǒng)可以支持傳統(tǒng)和當(dāng)代電子組件組合的測(cè)試，因?yàn)檫@種測(cè)試系統(tǒng)被廣泛用于現(xiàn)場(chǎng)服務(wù)產(chǎn)品以及在工廠中測(cè)試新代產(chǎn)品。更具體地說，現(xiàn)場(chǎng)部署的測(cè)試系統(tǒng)（例如圖1中所示的VIPER / T）具有尺寸和功耗的附加限制—要求系統(tǒng)具有便攜式，并且具有高可靠性。
圖1：VIPER / T測(cè)試系統(tǒng)
數(shù)字子系統(tǒng)相關(guān)的功能包括：
支持至少50 MHz的矢量速率，每個(gè)引腳的時(shí)序，多個(gè)時(shí)間集和靈活的定序器。
提供緊湊的體積和模塊化架構(gòu)，在單個(gè)機(jī)箱中支持多達(dá)512個(gè)通道。
提供寬泛的可編程驅(qū)動(dòng)/檢測(cè)電壓范圍，支持傳統(tǒng)應(yīng)用和當(dāng)前技術(shù)應(yīng)用。
靈活的架構(gòu)，提供每個(gè)引腳的可編程性 - 最大化靈活性，適用于各種應(yīng)用。
管理與這些數(shù)字子系統(tǒng)相關(guān)的功率要求和功耗是實(shí)現(xiàn)高可靠性的關(guān)鍵?，F(xiàn)代數(shù)字子系統(tǒng)采用兩個(gè)主要組件—高性能ASIC或FPGA，提供所有數(shù)字邏輯，定時(shí)和序列控制; 和單片引腳電子（PE）器件，它們與數(shù)字邏輯接口，并為UUT或被測(cè)器件提供可編程電平（圖2）。
圖2：數(shù)字子系統(tǒng)架構(gòu)
從以往的設(shè)計(jì)來講，數(shù)字子系統(tǒng)的引腳電子設(shè)備依賴于定制設(shè)計(jì)—離散設(shè)計(jì)，混合設(shè)備和完全定制設(shè)計(jì)。 然而，今天有商業(yè)供應(yīng)商為半導(dǎo)體和板級(jí)測(cè)試應(yīng)用生產(chǎn)一系列針式電子產(chǎn)品，提供高水平的集成和通道密度。 這些器件是實(shí)現(xiàn)更高通道密度的關(guān)鍵因素，同時(shí)也帶來了管理功耗和功耗的持續(xù)挑戰(zhàn)。
今天的數(shù)字子系統(tǒng)多基于開放式架構(gòu)，卡模塊化平臺(tái)，如VXI和PXI標(biāo)準(zhǔn)，PXI是主導(dǎo)平臺(tái)。為了適應(yīng)與支持M-A應(yīng)用相關(guān)的許多必要特性和功能，PXI的6U外形在標(biāo)準(zhǔn)PXI電源之外提供了額外的PCB空間和靈活性，可以使用額外的電源。但是，電源管理仍然是這些數(shù)字子系統(tǒng)的主要關(guān)注點(diǎn)?？紤]以下：
對(duì)于寬電壓擺幅，高壓擺率配置，每通道的功率要求可以為2.5 W或更高，32通道板僅需要80W的引腳電子器件。
所有通道都在高壓模式（25 V范圍）下工作的多板數(shù)字系統(tǒng)可能需要超過1200 W的功率才能實(shí)現(xiàn)512通道系統(tǒng)。
對(duì)于高通道數(shù)系統(tǒng)，數(shù)字子系統(tǒng)的總輸入功率更是超過2 KW。
如前文所述，今天的數(shù)字子系統(tǒng)架構(gòu)由引腳電子器件和數(shù)字ASIC或FPGA組成，如上所述，PE消耗了數(shù)字子系統(tǒng)功耗中很大一部分。顯然，通過主動(dòng)管理與PE設(shè)備相關(guān)的配置和操作條件，將可能降低整體系統(tǒng)功耗。
現(xiàn)代單片引腳電子元件采用兩個(gè)電壓軌，VH（或VCC）和VL（或VEE），支持可編程輸入和輸出電壓電平以及與被測(cè)單元的接口。這些電壓軌需要較寬的電壓范圍（-18 V至+29 V），是系統(tǒng)內(nèi)高功耗的主要來源。 因此，通過特定測(cè)試需求，主動(dòng)管理PE設(shè)備的操作條件，可以減少總平均功率。將可編程電源集成到VL和VH系統(tǒng)中，并根據(jù)應(yīng)用的特定驅(qū)動(dòng)/感應(yīng)電平通過軟件嚴(yán)格控制它們，提供管理整體功耗的能力。在軟件控制下，可以通過以下方式完成有源電源管理：
采用最佳電壓軌工作 - 引腳電子元件的靜態(tài)功耗為靜態(tài)電流的VL+VH倍。但是，對(duì)于特定應(yīng)用，儀器輸出的可編程電平Voh和Vol可能不接近VH和VL電源軌，如果最大電壓施加到VH和VL，無論編程的Voh和Vol電平如何，靜態(tài)功耗都很高。然而，以編程方式降低VH和VL電壓電平使得對(duì)于特定應(yīng)用僅需要提供足夠的電平空間就可以滿足，這樣的方法顯著降低功耗?？紤]可編程輸出電平范圍為-10 V至+15 V的情況.VH電壓需要約為20 V且VL電壓需要在-15 V左右，以便為引腳電子電路提供磁空間。如果應(yīng)用要求Voh = 5V且Vol = 0V，則VH可以編程為10V，VL可以編程為-5V。此時(shí)，引腳電子元件的功耗將降低50％以上。通過主動(dòng)管理VH和VL電源電壓，可以最大限度地降低功耗，從而降低工作溫度并提高可靠性。
PE設(shè)備的設(shè)計(jì)還允許關(guān)閉設(shè)備的輸出時(shí)，不影響設(shè)備的數(shù)字狀態(tài)?？紤]到運(yùn)行有源數(shù)字模式的有效占空比或突發(fā)時(shí)間非常短，此功能非常有用。因此，通過采用管理數(shù)字子系統(tǒng)電源的“智能”或“智能”儀器驅(qū)動(dòng)器，平均功耗（和功耗）可降低50％以上。
可調(diào)/可編程壓擺率和器件偏置電流也提供了主動(dòng)管理整個(gè)數(shù)字子系統(tǒng)功耗的方法。 對(duì)于那些需要高電壓擺幅的應(yīng)用，通常不需要高壓擺率。因此，PE可以通過儀器驅(qū)動(dòng)程序進(jìn)行編程，以根據(jù)特定的測(cè)試需求獲得最佳的轉(zhuǎn)換速率和偏置電平。超過2比1的范圍可用于管理功耗。
為了證明“有效功率”管理實(shí)施的有效性，將基于VXI的數(shù)字測(cè)試系統(tǒng)的現(xiàn)有測(cè)試程序變?yōu)樵诓捎糜性垂β使芾韺?shí)現(xiàn)的6U PXI數(shù)字子系統(tǒng)（圖3）上執(zhí)行。
圖3：PXI數(shù)字子系統(tǒng)
與傳統(tǒng)的基于VXI的數(shù)字子系統(tǒng)相比，PXI系統(tǒng)在空閑條件下的功耗降低了50％以上 – 具有更低的運(yùn)營(yíng)成本，更低的內(nèi)部工作溫度，以及更高的整體系統(tǒng)可靠性和正常運(yùn)行時(shí)間。 通過利用現(xiàn)代數(shù)字引腳電子器件中的特性和功能以及“智能”儀器驅(qū)動(dòng)器的使用，可以實(shí)現(xiàn)有源電源管理實(shí)現(xiàn)，從而在不犧牲系統(tǒng)性能的情況下消耗最小化功耗。
